当从Qsys执行RS232 UART IP内核的行为仿真时,仿真终端仿真模型以提供用户定义的RS232输入和输出。这在<UART核心>部分的嵌入式外设用户指南中有介绍。
http://www.altera.com/literature/ug/ug_embedded_ip.pdf
在行为仿真中,不能直接使用串行RX和TX引脚,例如环回或连接到其他RS232器件。
此限制不会影响时序仿真,这将精确建模RX和TX引脚。
解决/修复方法
未来版本中可能包含对未来版本UART IP的仿真支持。如果您对此功能感兴趣,请通过MySupport提交服务请求以注册您的兴趣。
没有回复内容