MAX + PLUS II软件9.2及更高版本修复了此问题。
在编译Verilog HDL时,MAX + PLUS II软件版本9.1 x可能无法正确解释某些“不关心”状态。具体来说,任何以前导0
开头的CASEX子句(例如, 001x
, 01xx
,.etc。)都会被错误地综合。 MAX + PLUS II软件可以正确综合没有前导0
(例如, 1xxx
)的子句。
解决方法是枚举以前导0
开头的任何CASEX子句,以使其不包含“不关心”语句。
没有回复内容