Altera提供高度可配置的FIFO实现。在具有用于数据输入（从器件，接收器，接收器）和数据输出（主器件，源器件，发送器）接口的单独时钟的FIFO实现中，必须同时断言每个时钟域的相应复位。这可确保在重置解除置位后内部输入数据指针和输出数据指针对齐。
实现双时钟FIFO的Altera组件包括：
- Avalon-MM时钟交叉桥
- Avalon-ST双时钟FIFO
- Avalon FIFO内存
解决/修复方法
为了复位具有两个复位输入的双时钟FIFO的数据输入和数据输出端，每个复位输入端口应连接到相同的复位源。以下列表显示了哪些组件应连接到同一个重置源的重置输入端口：
- 对于Avalon-MM时钟交叉桥，请将这些输入连接到相同的复位源：
- m0_reset
- s0_reset
- 对于Avalon-ST双时钟FIFO，将这些输入连接到相同的复位源：
- in_clk_reset
- out_clk_reset
- 对于Avalon FIFO存储器，将这些输入连接到相同的复位源：
- RESET_IN
- reset_out
该信息计划包含在Quartus II手册的未来版本中。
没有回复内容