AN 592:Cyclone®IV设计指南:已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

AN 592:Cyclone®IV设计指南:已知问题

问题362943 :V ersion 1.1

准则27指出“尽管电源排序不是正确操作的要求,但Altera建议考虑每个电源轨的上电时序,以防止在设计多轨供电系统时长期器件可靠性出现问题。您可以通过正确的排序和稳压器设计来降低器件的浪涌电流。“

 

当器件电源轨不符合公布的tRAMP规范时,Altera不提供可靠性数据或浪涌电流规范。 Altera建议在设计多轨供电系统时,每个轨的上电时序符合tRAMP规范。 Altera®器件规范和可靠性数据基于符合tRAMP规范的电源。当不满足tRAMP规范时,器件可能在上电期间消耗更高的电流。

解决/修复方法

已解决的问题

问题10006415:版本1.1

删除了对嵌入式封装去耦电容的错误引用。 Cyclone IV器件支持片内去耦电容。

请登录后发表评论

    没有回复内容