内部错误：子系统：CCLK，文件：/ quartus /periph / cclk / cclk_pr.cpp，行：1712内部错误：子系统：CCLK，文件：/ quartus /periph / cclk / cclk_pr.cpp，行：1720-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

内部错误：子系统：CCLK，文件：/ quartus /periph / cclk / cclk_pr.cpp，行：1712内部错误：子系统：CCLK，文件：/ quartus /periph / cclk / cclk_pr.cpp，行：1720

等级-LV1-ChipDebug

6年前发布

10

由于Quartus®II12.1 SP1及更早版本中存在问题，如果使用部分重配置，则在编译期间可能会看到其中一个内部错误。如果您具有仅在一个象限中具有扇出的双区域时钟，则会发生此错误。

解决/修复方法

要解决此问题，请将这些资源更改为仅覆盖一个象限的区域时钟，或确保时钟在两个象限中都有扇出。

计划在Quartus II软件的未来版本中修复此问题。

FPGA FPGA-CPLD Intel/Altera

评分

欢迎为Ta评分