为什么SignalTap II Logic Analzyer在创建别名时附加“(1)”?-Altera-Intel社区-FPGA CPLD-ChipDebug