为什么我的SCFIFO almost_empty信号在仿真中仍然停留在’1’?-Altera-Intel社区-FPGA CPLD-ChipDebug