为什么我的FIFO输出停留在X我在Quartus®II软件4.1版功能仿真过程中?-Altera-Intel社区-FPGA CPLD-ChipDebug