为什么我在EPC2器件上的并发系统内编程在某些JTAG测试器件上失败?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在EPC2器件上的并发系统内编程在某些JTAG测试器件上失败?

EPC2器件可能无法在某些JTAG测试器件上编程,因为EPC2器件不支持在系统内编程期间进入Pause-DR状态。

编程EPC2器件的大多数工具不需要进入Pause-DR状态;但是,一些较旧的基于JTAG的工具确实需要它。

Altera的工具-MAX + PLUS®IIProgrammer,果酱TM标准的编程和测试语言(STAPL)播放器的所有版本果酱STAPL字节码播放器,不要使用暂停-DR状态。此外,Genrad,HP和Teradyne在线测试工具不使用此状态。对于其他供应商,请直接与供应商联系,以确定这是否是一个问题。

在需要进入Pause-DR状态的旧JTAG测试平台上,解决方案是使用顺序编程而不是并发编程。

请登录后发表评论

    没有回复内容