错误(10001): vhd处的Verilog HDL或VHDL错误:不支持对全局信号或变量的引用-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(10001): vhd处的Verilog HDL或VHDL错误:不支持对全局信号或变量的引用

如果您有全局变量和信号,则可能会发生错误。 Quartus®II软件9.0 SP2及更早版本不允许使用在包中声明的信号和变量。换句话说,Quartus II软件9.0 SP2及更早版本不支持可用于在设计层次结构中的任意点之间进行通信的全局对象。

请登录后发表评论

    没有回复内容