Stratix™器件是否需要使用VHSTL引脚作为APEX™II器件?-Altera-Intel社区-FPGA CPLD-ChipDebug