当我的结构图像被加密和/或压缩时,为什么CvP状态寄存器0的位[1:0]?-Altera-Intel社区-FPGA CPLD-ChipDebug