错误:行<line_number>,文件<文件名> .v:Verilog HDL语法错误:输入<node_name> = < – 。Altera_wiki6年前发布50该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/Altera
没有回复内容