错误:行<line_number>,文件<文件名> .v:Verilog HDL语法错误:输入<node_name> = < – 。-Altera-Intel社区-FPGA CPLD-ChipDebug