在Quartus II软件中,Stratix III器件的VCCPD电压是否错误地报告给3.3VI / O bank?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II软件中,Stratix III器件的VCCPD电压是否错误地报告给3.3VI / O bank?

是的,对于Stratix®III器件,Quartus®II设计软件版本7.2 SP1及更早版本错误地将引脚输出文件( .pin )中的VCCPD电压报告为2.5 V,适用于VCCIO设置为3.3V的任何I / O bank 。

如果I / O bank的VCCIO设置为3.3 V,则VCCPD要求为3.3 V.如果I / O bank的VCCIO设置为3.0 V,则VCCPD要求为3.0 V.如果I的VCCIO为/ O bank为2.5V或更低,VCCPD要求为2.5V。

从Quartus II软件7.2 SP2开始修复此问题。

请登录后发表评论

    没有回复内容