为什么我在Quartus®II5.0 SP1中看到Stratix®II器件的初步时序警告信息?-Altera-Intel社区-FPGA CPLD-ChipDebug