如果您使用混合语言的ModelSim，Stratix V的10GBASE-R，自定义，Interlaken，低延迟，PCI Express PIPE和XAUI收发器PHY IP内核的仿真失败

如果您使用混合语言的ModelSim，Stratix V器件的10GBASE-R，自定义，Interlaken，低延迟，PCI Express PIPE和XAUI收发器PHY IP内核的仿真将失败。