为什么我在Stratix III或Stratix IV设计中看到M144K RAM的意外输出?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在Stratix III或Stratix IV设计中看到M144K RAM的意外输出?

您可能会看到在你的Stratix®III或的Stratix IV的设计从M144K RAM块意想不到的输出,如果你编译你的设计在Quartus®II软件版本9.1或更早版本在项目中EDA工具设置指定的保形LEC工具

意外的结果通常是M144K RAM输出卡在高位。

要解决此问题,请升级到Quartus II软件9.1 SP1。

您也可以使用mySupport联系Altera应用程序,请求Patch 2.110,它可以解决Quartus II软件9.0 SP2的这个问题。

请登录后发表评论

    没有回复内容