为什么即使WREN信号永久连接到GND,我的初始化RAM块存储器内容也会被覆盖?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么即使WREN信号永久连接到GND,我的初始化RAM块存储器内容也会被覆盖?

有在Quartus®II软件5.0版的问题,可能会导致使用该ALTSYNCRAM宏功能来产生不正确的逻辑设计的一小部分。

从Quartus II软件5.0 Service Pack 1开始修复此问题。要下载Service Pack,请转至5.0 Service Pack 1下载页面

出现此问题时,即使将写使能信号连接到GND,RAM设计也不会像ROM一样工作。在内存初始化文件( .mif )或十六进制(Intel格式)文件( .hex )文件中指定的初始数据将被无意中覆盖。仿真不会显示此问题。请注意,如果使用Quartus II 4.2或更早版本编译设计,则不会出现此问题。

请登录后发表评论

    没有回复内容