使用Arria V 10GBaseR PHY软PCS时,为什么会看到时序违规?-Altera-Intel社区-FPGA CPLD-ChipDebug