为什么在编译DSP Builder生成的VHDL文件时会在QuartusII中得到VHDL Use Clause错误?-Altera-Intel社区-FPGA CPLD-ChipDebug