Lattice ECP3器件PCISIG(外围组件互连特殊兴趣组)是否符合差分峰峰值输入电压(VRX-DIFF_P-P)?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

Lattice ECP3器件PCISIG(外围组件互连特殊兴趣组)是否符合差分峰峰值输入电压(VRX-DIFF_P-P)?

我们的Lattice ECP3器件符合PCISIG标准,并通过了PCISIG研讨会的PCISIG一致性测试。

我们的PCI Express电气和定时特性
ECP3数据表
表示差分峰峰值输入电压(VRX-DIFF_P-P)的最小值为340 mV,不符合PCISIG规范。

PCISIG规范表明,差分峰峰值输入电压(VRX-DIFF_P-P)为175 mV至1.2 V,莱迪思ECP3器件不支持最小值。

但是,根据PCISIG标准,发送器差分峰值到峰值输出电压(VTX-DIFFp-p)应介于800mV至1.2V之间。因此,根据PCISIG规范指定的最小范围低于我们的接收电压电平(>

; 340 mV)。

  1. 因此,我们的莱迪思ECP3器件可以感应来自远端发射器的输入信号。
  2. 此外,PCISIG合规性不会检查Rx。

PCISIG一致性测试由两部分组成:

1. Tx电气

2.互操作性。

在Tx电气测试中,PCISIG不测试Rx侧。
。在互操作性方面,测试通常在插卡上进行测试,Tx驱动器的衰减最小,因此Rx侧通常不会受到压力。
。这就是我们的ECP3设备始终符合PCISIG的方式。

请登录后发表评论

    没有回复内容