在Arria 10设计中启用外围到核心放置和路由优化可能会导致时序违规-Altera-Intel社区-FPGA CPLD-ChipDebug