如何在Stratix V器件中为小数分频PLL进行位置分配?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何在Stratix V器件中为小数分频PLL进行位置分配?

您可以使用Assignment Editor和以下步骤在Quartus®II软件中为Stratix®V器件中的小数PLL进行位置分配:

  1. 在“分配编辑器”中,将“类别”设置为“位置”。
  2. 在“To”列中,使用节点查找器选择PLL实例。通过选择* .gpll *作为过滤器来缩小搜索范围是有帮助的。
  3. 在“分配名称”列中,选择“位置”。
  4. 双击“Value”列,从下拉列表中选择“Fractional PLL”作为“Element”。这将允许您从下拉列表中指定有效的X,Y和N位置。
  5. 将“~FRACTIONAL_PLL”添加到PLL实例分配,以便正确分配PLL位置。

例如,“收件人”列中的节点名称应类似于以下内容:

altpll0:研究所| altpll0_0002:altpll0_inst | altera_pll:altera_pll_i |一般[0]〜.gpll FRACTIONAL_PLL

一个示例.qsf设置将是:

set_location_assignment FRACTIONALPLL_X0_Y122_N0 -to“altpll0:inst | altpll0_0002:altpll0_inst | altera_pll:altera_pll_i | general [0] .gpll~FRACTIONAL_PLL”

解决/修复方法

请登录后发表评论

    没有回复内容