Stratix III器件是否支持LVDS接收器(altlvds)的单端参考时钟?-Altera-Intel社区-FPGA CPLD-ChipDebug