在40GbE和100GbE MAC和PHY IP内核中重新生成基础PHY IP内核时，Quartus II Fitter会产生0 ppm严重警告

此问题已在IP核的12.1 Quartus软件版本中修复。

对于IP内核的12.0版本，Quartus Fitter检查在不同PMA通道上发送或接收串行数据的时钟之间所需的0 ppm变化。该工具无法识别位于PHY通道上方的时钟架构;当没有提供附加信息时，Quartus II软件版本12.0中的Fitter为Stratix IV和Stratix V器件产生以下0 ppm严重警告：

Critical Warning (178012): Coreclk source from 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys do not have same 0ppm source with respected to PCS internal clock because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�

要解决此问题，顶级设计的.qsf文件必须包含特定约束。

基于Stratix IV器件的设计必须包含以下约束：

• set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from <TOP_LEVEL_PINS_CONNECTED_TO_TXPMA>* -to <TOP_LEVEL_PINS_CONNECTED_TO_TXPMA>*
• set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from <TOP_LEVEL_PINS_CONNECTED_TO_RXPMA>* -to <TOP_LEVEL_PINS_CONNECTED_TO_RXPMA>*

基于Stratix V器件的设计必须包含以下约束：

• set_instance_assignment -name GXB_0PPM_CORECLK ON -to <TOP_LEVEL_PINS_CONNECTED_TO_TXPMA>*
• set_instance_assignment -name GXB_0PPM_CORECLK ON -to <TOP_LEVEL_PINS_CONNECTED_TO_RXPMA>*

这些设置的示例可以在alt_eth_40g / quartus_synth / wrappers /和alt_eth_100g / quartus_synth / wrappers /目录下的各种包装的.qsf文件中找到。例如，在alt_eth_100g / quartus_synth /包装/目录中alt_100g_phy包装包含与上述的适当的约束alt_e100_phy_siv.qsf和alt_e100_phy_siv.qsf文件。