在通过联合测试操作组(JTAG)电路或Jam标准测试和编程语言(STAPL)配置FPGA时,我可以使用用户提供的启动时钟选项( CLKUSR )吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

在通过联合测试操作组(JTAG)电路或Jam标准测试和编程语言(STAPL)配置FPGA时,我可以使用用户提供的启动时钟选项( CLKUSR )吗?

不可以。在JTAG配置期间不支持用户提供的启动时钟选项( CLKUSR ),因为在多器件JTAG链中配置的所有FPGA都会同时初始化。 Jam STAPL也使用JTAG配置,同样不支持此选项。

有关更多信息,请参阅以下解决方案: 在多器件联合测试操作组(JTAG)链中配置时,每个FLEX 10K器件何时初始化?

请登录后发表评论

    没有回复内容