Stratix V Early Power Estimator（EPE）工具是否存在与ICCHSSI报告相关的已知问题？-Altera-Intel社区-FPGA CPLD-ChipDebug

Stratix V Early Power Estimator（EPE）工具是否存在与ICCHSSI报告相关的已知问题？

Altera_wiki等级-LV1-ChipDebug6年前发布
50

是的，在Stratix®VEPE版本12.0sp1及更早版本中，如果EPE仅包含数据速率大于6.5Gbps的收发器实例，则ICCHSSI静态功耗值将错误地报告为零。

解决/修复方法

添加收发器实例  EPE中的数据速率小于或等于6.5Gbps。然后，将使用非零值正确报告静态ICCHSSI值。

此问题将在EPE的未来版本中修复。

FPGAFPGA-CPLDIntel/Altera
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面