Arria V收发器Native PHY IP核PLL宏功能中的“PLL基本数据速率”错误-Altera-Intel社区-FPGA CPLD-ChipDebug