在配置过程中,如果使能,CRC_ERROR引脚将被驱动为低电平?-Altera-Intel社区-FPGA CPLD-ChipDebug