满足MAX 10 JTAG端口时钟到输出（tJPCO）规范的推荐电路板设计指南是什么？

参考 MAX 10 FPGA器件数据表 （PDF） 中的表46， MAX®10器件的JTAG时序参数基于TDO的Cload = 10pF。

为满足此 Cload = 10pF 规范，JTAG驱动器组件（例如微控制器，处理器或CPLD）与MAX 10器件JTAG接口之间的走线长度要求<= 2英寸。这是为了确保JTAG时序在规范范围内。如果Cload值超过10pF规范，则降低JTAG TCK频率以确保正常的JTAG操作。