我可以约束部分重配置PR_IPORT和PR_OPORT单元格的位置吗?-Altera-Intel社区-FPGA CPLD-ChipDebug