我可以在非基于块或分层的设计上使用时序收敛流吗?-Altera-Intel社区-FPGA CPLD-ChipDebug