数据在LPM_RAM_DP后,我可以保持LPM_RAM_DP写时钟为wrclk吗?Altera_wiki6年前发布10 不可以。写请求需要时钟的正边沿和负边沿才能完成。因此,如果写时钟在上升沿之后保持高电平,则在时钟的上升沿注册的数据将不会写入嵌入式阵列模块(EAB)或嵌入式系统模块(ESB),直到下降沿出现在写时钟上。 FPGAFPGA-CPLDIntel/Altera
没有回复内容