为什么形式验证会导致包含状态机的设计不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么形式验证会导致包含状态机的设计不匹配?

通过用于容纳状态机设计中的Quartus®II软件6.0版产生的正式验证网表可导致由于或者NOT门推回的错配或寄存器重复。要解决此问题,请将以下命令集添加到正式验证脚本文件(* .ctc)并重新运行形式验证工具:

remodel -seq_merge -both
set mapping method -phase

从Quartus II软件6.1开始修复此问题。

请登录后发表评论

    没有回复内容