在配置期间,Stratix®和Stratix®GX配置两用引脚的输入缓冲器的Vih和Vil电平是多少,例如DATA [7..0]和PPA引脚(nWS,nRS,CS和nCS)?-Altera-Intel社区-FPGA CPLD-ChipDebug