我可以在Stratix V,Arria V或Cyclone V系列器件中使用SignalTap II逻辑分析器,它们具有编程的设计安全密钥和防篡改位吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

我可以在Stratix V,Arria V或Cyclone V系列器件中使用SignalTap II逻辑分析器,它们具有编程的设计安全密钥和防篡改位吗?

是的,可以在Stratix®V,Arria®V或Cyclone®V系列器件中使用SignalTap®II逻辑分析仪,该器件具有编程的设计安全密钥和防篡改位。

启动防篡改位会在上电时将器件置于JTAG安全模式。在JTAG安全模式期间,许多JTAG指令被禁用,这将阻止SignalTap的使用。但是,发出UNLOCK JTAG指令可以取消激活此模式,允许使用SignalTap。该指令只能通过核心执行。

解决/修复方法

要将SignalTap与这些器件配合使用,请按照以下步骤操作。

首先请注意,您将需要两种不同的设计,一种是按照AN556中的说明发布UNLOCK JTAG命令:使用Altera FPGA中的设计安全功能 (PDF) ,以及另一种实例化SignalTap的设计。

另请注意,由于在启用防篡改位时禁用JTAG上的配置,因此需要使用加密位流为这两种设计配置器件,而不是通过被动串行(PS),活动串行(AS)或快速被动并行(FPP)配置模式。

1.使用加密设计配置器件,该设计通过内核发出UNLOCK JTAG命令。

2.发出UNLOCK JTAG命令后,请勿重启器件。

3.使用具有SignalTap实例的加密设计重新配置器件。

4.照常使用SignalTap。

5.为了使器件恢复到LOCK状态,只需重启器件即可。

请登录后发表评论

    没有回复内容