为什么GXB接收器通道下的Fitter报告显示Qsys中PCI Express的IP编译器的输入时钟频率不正确?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么GXB接收器通道下的Fitter报告显示Qsys中PCI Express的IP编译器的输入时钟频率不正确?

解决/修复方法

要解决这个问题。请按照以下步骤操作:

  1. 在文本编辑器中打开Qsys生成的* altgx_internal * .v文件,并删除以下行:

    // Retrieval info: PRIVATE: LOCKDOWN_EXCL STRING "PCIE".

  2. 使用MegaWizard™插件管理器打开* altgx_internal *宏功能
  3. 将输入频率更改为125 MHz,然后单击“完成”。
  4. 在Quartus II软件中重新编译您的设计。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容