Stratix器件增强型锁相环(PLL)如何实现实时PLL重配置?-Altera-Intel社区-FPGA CPLD-ChipDebug

Stratix器件增强型锁相环(PLL)如何实现实时PLL重配置?

Stratix器件增强型PLL具有内部扫描链,可连接预标度(N),反馈(M)和后标度(G,L,E)计数器和延迟元件。可以使用PLL的SCANDATA和SCANCLK端口将新的计数器和延迟元件设置串行移入该扫描链。

使用新设置更新整个扫描链后,计数器和延迟元件将与这些值同步更新。请注意,计数器和延迟元件不会一次更新,而是一次更新一个。 PLL还具有SCANACLR端口,可异步清除所有扫描寄存器。

请登录后发表评论

    没有回复内容