为什么我不能在Cyclone V SoC U19封装中将USB0映射到HPS IO（484引脚数）？-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能在Cyclone V SoC U19封装中将USB0映射到HPS IO（484引脚数）？

Altera_wiki等级-LV1-ChipDebug6年前发布
110

由于U19封装中可用的HPS IO引脚限制（484引脚数），HPS USB0无法路由至HPS IO引脚复用器。如果用户尝试选择USB0路由到HPS IO Mux，Qsys将提示“外围器件USB0设置了非法模式”错误。 USB1不受此限制的影响。

解决/修复方法

在Quartus II软件14.0®及更高版本，如果器件分配包含U19包的Cyclone V SoC的器件，Qsys的将显示在下拉选项USB0为“未使用”。 USB1不受影响，可以路由到HPS引脚复用器。如果用户需要两个USB控制器，则需要在器件分配中使用更大的包。
FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面