当我在Skip Calibration模式下仿真LPDDR2示例设计时,为什么会看到drv_status_fail位断言?-Altera-Intel社区-FPGA CPLD-ChipDebug