在Arria 10器件中运行三速以太网LVDS的性能风险-Altera-Intel社区-FPGA CPLD-ChipDebug

在Arria 10器件中运行三速以太网LVDS的性能风险

如果在Quartus Prime版本17.0.2及更早版本的Arria 10器件中使用带LVDS I / O的三速以太网IP变量进行PMA实现,则可能存在性能风险。

解决/修复方法

为避免性能风险,英特尔建议您重新生成三速以太网IP内核,并在英特尔®Quartus®Prime软件版本17.1或更高版本中重新编译设计。有关更多信息,请参阅最新的三速以太网用户指南​​17.1版。

以下补丁为英特尔Quartus Prime版本17.0.2的英特尔Arria 10器件中的PMA实现的LVDS I / O提供了三速以太网IP变体的解决方案。从以下链接下载并安装相应的补丁:

请登录后发表评论

    没有回复内容