在我的设计中使用参数化模块（LPM）函数库时，如何控制进位或级联链长？-Altera-Intel社区-FPGA CPLD-ChipDebug

在我的设计中使用参数化模块（LPM）函数库时，如何控制进位或级联链长？

Altera_wiki等级-LV1-ChipDebug6年前发布
20
可以控制被执行通过执行在MAX + PLUS®II软件以下步骤LPM功能时所使用的进位或级联链的长度：

  1. 在设计或层次结构显示中选择LPM功能。
  2. 选择逻辑选项（分配菜单）。
  3. 选择“单个逻辑选项”按钮。
  4. 在Carry Chain或Cascade Chain下拉列表框中选择Auto（在MAX + PLUS II软件7.2及更高版本中，您可以选择Auto或Manual）。
  5. 在Max中键入所需的链长。自动长度框。
  6. 选择确定两次。
FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面