当我尝试编译由Synopsys FPGA Express软件生成的EDIF时，为什么我在MAX + PLUSII软件10.0版中得到“Error Node'<nodename>’缺少源…”？

导致此问题的一个可能原因是如果在FPGA Express软件中错误地指定了总线样式。如果双击MAX + PLUS II软件中的错误信息，它应该显示缺少信号源的信号。如果使用{}声明总线样式，则MAX + PLUS II软件将无法识别总线并将生成错误。例如：

错误消息：错误节点'ADDER_15_00'缺少源
网表行：        
：
：
   （港口
     （阵列
       （重命名ADDER_15_0“ADDER {15：0}”）16
     ）
：
：
：错误节点'FLASH_ADDR_21_00'缺少源

要纠正此问题，您需要通过执行以下步骤在FPGA Express软件中重新指定总线样式：

1. 左键单击Optimized芯片
2. 选择导出网表
3. 在总线样式下拉菜单中选择除％s以外的任何所需选项{％d：％d}
4. 使用此新设置重新生成EDIF，并在MAX + PLUS II软件中重新编译。