为什么在通过执行“运行”命令的ModelSim®软件仿真的Nios我™嵌入式处理器版本2.0 VHDL设计时,我得到一个“超出范围”的错误? (Nios 2.0,SOPC Builder 2.5)-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在通过执行“运行”命令的ModelSim®软件仿真的Nios我嵌入式处理器版本2.0 VHDL设计时,我得到一个“超出范围”的错误? (Nios 2.0,SOPC Builder 2.5)

此问题影响使用Nios嵌入式处理器版本2.0和SOPC Builder 2.5的设计人员,他们使用ModelSim软件版本5.5E(及更高版本)仿真VHDL设计。 ModelSim软件版本5.5E包括VHDL编译器的增强功能,可防止它正确读取用于初始化存储器和通用异步接收器/发送器(UART)外设的.dat文件。

在SOPC Builder 2.51中已修复此问题。您可以在ModelSim软件版本5.5B中仿真基于VHDL的Nios嵌入式处理器2.0版设计。 ModelSim软件没有仿真基于Verilog HDL的设计的这个问题。

请登录后发表评论

    没有回复内容