在Stratix®和Stratix GX器件中使用时钟切换功能时，Altera建议采用哪些设计指南？

在您的设计中使用时钟切换功能时，Altera建议用户也在增强型PLL上启用ARESET端口。 EPLL可能在切换过程中失去锁定，因此，为了保证所有EPLL计数器之间的正确相位关系，将ARESET置位约10ns（高电平时间），然后允许EPLL锁定到冗余时钟。

每当PLL失锁时，建议断言ARESET以保证PLL计数器之间的正确相位关系。