我可以在APEX 20KE器件的CLK和CLKLK_FBIN引脚上使用不同的I / O标准吗？-Altera-Intel社区-FPGA CPLD-ChipDebug

我可以在APEX 20KE器件的CLK和CLKLK_FBIN引脚上使用不同的I / O标准吗？

Altera_wiki等级-LV1-ChipDebug6年前发布
90
不可以，CLK和CLKLK_FBIN引脚必须在APEX™20KE器件中具有相同的I / O标准。如果锁相环（PLL）具有不同的标准，则它们无法在外部反馈模式下精确地相位匹配这些引脚。如果为这些引脚分配了不同的I / O标准，Quartus®II软件将给出错误。
FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面