为什么SignalTap II逻辑分析仪会因致命错误而崩溃?-Altera-Intel社区-FPGA CPLD-ChipDebug