在编译实现Altera®PCIMegaCore®功能的设计时,为什么会在QuartusTM软件版本2000.09中出现编译错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

在编译实现Altera®PCIMegaCore®功能的设计时,为什么会在QuartusTM软件版本2000.09中出现编译错误?

在Quartus软件版本2000.09中编译实现Altera PCI MegaCore功能的设计时,您可能会收到以下错误消息:

LOG2的参数不能为负数或零
布尔方程(32)左侧组中的位数
必须可以被右边组中的位数整除(36)

使用新的全局项目逻辑选项编译在Quartus软件2000.09及更高版本中实现Altera PCI MegaCore功能的设计。为项目将LIMIT_AHDL_INTEGERS_TO_32_BITS逻辑选项设置为On (Quartus软件版本2000.09中的选项默认为Off )。

请登录后发表评论

    没有回复内容