为什么我使用Quartus II软件9.0 SP1在Stratix IV ES器件上看到DDR3 SDRAM接口设计上的硬件功能故障？

Quartus®II软件9.0 SP1及更早版本中的Stratix®IV工程样片（ES）器件初步时序模型存在已知问题，这些问题可能导致DDR3 SDRAM接口设计出现硬件功能故障。

该问题会影响模型，包括D1，D4，D5，D6，T4（DDIO_MUX）和写入均衡延迟链。从Quartus II软件9.0 SP2开始，这些延迟链的时序模型已经更新。

要解决此问题，请下载并安装Quartus II软件9.0的Service Pack 2 ，然后重新编译DDR3 SDRAM接口实例，以确保准确的时序分析和功能。

Quartus II软件版本9.0 SP2汇编程序中还有一个与延迟链时序相关的问题，并且可以使用补丁来解决该问题。有关更多信息，请参阅下面的相关解决方案。