当我选择VCS MX作为我的EDA仿真工具时,为什么无法生成SDO文件?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我选择VCS MX作为我的EDA仿真工具时,为什么无法生成SDO文件?

当选择VCS MX作为EDA仿真工具时,由于Synopsys仿真工具注释标准延迟格式(.sdf)时出现问题,Quartus®II7.0及更早版本的软件不生成标准延迟输出(.sdo)文件用于执行计时仿真的文件。

这些问题现已得到解决,Quartus II软件7.1及更高版本按预期生成.sdo文件。

请登录后发表评论

    没有回复内容